在Nexperia，我们专注于器件建模，包括SPICE模型。但是，由于结果的重复性较差，我们不使用考虑气隙的SPICE模型。具有接触放电和优化的信号完整性的模型显示出更好的测量质量。为了获得更好的见解，我们建议使用SEED仿真非常精确地表征应用和ESD事件。

最大的电阻总是由应用提供。一开始您应该试试不加电阻。如果发现无法达到目标ESD水平，则必须评估应用允许添加的电阻量，然后试试是否足够。

纵观历史，新的ESD保护技术不断发展。一开始，人们使用大型电容，但它们的钳位特性非常差，不适用于数据线。接着，人们使用并优化了齐纳二极管。这可以应用于内部IC和外部ESD保护。主要目标是降低钳位电压，从而降低IC和系统内的ESD应力。“回弹”特性等新方法提供了很好的保护特性，从而降低了钳位电压。此外，可以考虑新材料和新结构，这有助于提高器件级的组装稳健性，更重要的是，也可以提高系统级稳健性。

由于会主动降低钳位电压的保护特性，钳位电压可能低于击穿电压。“回弹”技术是一个很好的例子。较低的钳位电压可以提供更好的系统级保护，这不是缺点。

工作点(OP)中切线的梯度提供了动态电阻Rdyn (TLP)。为DUT的正向和反向确定Rdyn (TLP)。实际上，对于线性特性V = f(I)，可以通过趋势线线性VCL (TLP) = f(I)估算工作点中的切线，从而得出动态电阻Rdyn (TLP)。

独立ESD保护器件的电容相对偏差基本相同。例如，用于CAN总线的20 pF器件显示出的相对电容偏差和用于以太网保护的2 pF解决方案大致相同。因此，如果器件电容较低，则绝对电容偏差会变小。在这种情况下，2 pF的解决方案将仅显示出0.2 pF的偏差（相对偏差为10％），对信号完整性和性能的影响较小。

反向最大工作电压VRWM表示为避免中断正常工作模式可在不激活设备的情况下施加的直流电压。与VRWM相比，击穿电压VBR更高，并且描述了非工作模式向工作模式的转换。在规定电流下也可以看到这一点。因此，两种电压之间有差异，以确保安全运行。

在所示PCB上，接地连接位于左上角。因此，在发生外部ESD保护的ESD事件时，电流会通过保护器件直接流向接地，因为ESD保护起到了分流器的作用。如果没有外部ESD保护，ESD脉冲可以直接通过走线流入IC，从而导致故障，流向地的电流也会减少。

功耗是钳位电压乘以峰值脉冲电流的乘积：P = U x I。例如，IPP = 5 A且VCL = 41 V，结果是205 W。需要注意的是，您只能获得有关稳健性的有限信息，而不会了解系统级稳健性。在钳位电压主动降低的“回弹”保护特性中，功耗也会降低。这可能会令人困惑，因为“回弹”特性提供了出色的ESD保护。因此，功耗不能很好地指示ESD的稳健性。

基本上，所有东西都可能被毁坏，但是一旦器件被完全毁坏，就很难检测出确切的根本原因。为了重建故障模式，可以进行突破性的物理分析以及包括SEED仿真在内的进一步调查。

钳位电压和峰值脉冲电流参数可以很好地指示ESD保护情况。低钳位电压实际上会降低ESD波形的肩峰。各种具有“回弹”特性的ESD保护技术，如开基晶体管或晶闸管，都可以进一步改善。

SEED（高效的系统级ESD设计）仿真是仿真ESD事件的一种有效方法。它特别有助于将IC与分立ESD保护匹配起来。有关进一步介绍，我们推荐您阅读我们的白皮书，其中说明了概念和基本步骤。

在发生ESD事件时，EMI扫描仪可用于测量PCB上的磁场和电流。它与位于电路上方的近场探头一起工作。ESD事件的持续时间约为100 ns。EMI扫描仪无法仿真，但会记录被测PCB的视频。蓝色表示低电流密度，而黄色或红色表示高电流密度。这样，就可以直观地了解ESD概念的有效性。

温度是降额参数的主要因素，但是，硅基ESD保护的特点是随温度变化的性能损失很小。数据手册中通常会提供典型PCB堆叠的热稳健性。

主要区别在于拓扑。回弹器件具有开基或可控硅整流器拓扑。两者都允许回弹，从而导致钳位电压显著降低。相比之下，当达到击穿电压且钳位电压缓慢上升时，齐纳保护才开始钳位。选择ESD保护器件时应考虑所有类型，但是对于高速线路，回弹拓扑将显著提高性能。

可以堆叠串联ESD保护器件。如果串联两次相同的ESD保护器件，会发生以下情况：

• VRWM翻倍
• 触发/击穿翻倍
• 钳位电压翻倍
• CD减半

Nexperia根据客户要求提供咨询和评估支持。个别情况下可能会产生额外费用，例如特殊测试板。请联系您的Nexperia联系人了解更多详细信息。

通常，ESD保护器件可以很好地承受合理数量的ESD脉冲而不会老化。施加较长持续时间的浪涌脉冲时，应考虑散热问题。

如果触发了回弹器件，并且通态电流高于ESD保护器件的保持电流，就会发生闩锁。然而，大多数ESD保护器件可承受这种情况引起的电流：Nexperia部件均在100 mA的闩锁场景中经过数小时测试，没有表现出任何损坏或性能下降。如果任何接口受到影响，会出现软故障，但硬件不会出现故障。对于许多接口来说，一旦受影响的数据线处于单端低态，回弹器件就会自动返回关态。

Nexperia使用经行业认证的复合模具，能够满足所有汽车质量要求，如AEC-Q101或MSL等级。应用设计可以防止由电气过压(EOS)引起的损害。此外，较高的IPPM值可以增加设备级的安全裕度。

ESD保护器件通常是稳健的器件。但是，环境影响通常包含在合格测试中，如AEC-Q101或类似测试。

通常，ESD保护器件的正向电压对于ESD用途并不重要。但是，这些信息可以按需与您共享。

施加重复尖峰时，器件可能会发热。温度升高肯定会影响电气特性，例如击穿电压。我们会按需提供温度的测量数据。

ESD事件的串扰很大程度上取决于您的子应用，包括PCB、PCB堆叠等。因此，我们无法给出具体建议。

对于高达2kV或至少500V的HBM，IC通常非常稳健。此外，这是第一个持续时间只有几纳秒的峰值。这次冲击没有太多能量，因此，对于一般网络来说通常不是问题。对于高速IC等非常敏感的IC，这可能是一个问题。因此，我们建议使用触发和钳位电压都非常低的ESD器件，此外还应使用最小的寄生器件，例如无引脚封装，正如在第二次会议中讨论的那样。

由于个别组装指南和特殊质量方面的原因，客户的质量要求可能会有所不同。Nexperia提供专门的产品组，以达到高于AEC-Q101的高质量标准。

应始终将ESD保护器件放置在连接器附近，以用作分流器并将ESD电流钳位至地。根据板网电压，必须考虑更高的VBR。例如，对于24 V板网，应选择大于32 V的VBR。

触发电压更多取决于ESD器件的物理结构，但动态电阻对触发特性的影响也较小。

Nexperia在我们的网页上提供了参数搜索来筛选特定参数。

传输线脉冲(TLP)是50 Ω受控阻抗环境中的短时矩形脉冲，可提高测试准确度和测量再现性。

TLP能够表征具有短脉冲宽度和快上升时间的受力设备的性能特性。每个测量结果都成为TLP图上的一个点，显示TLP I-V特性，即构成TLP曲线。

Nexperia的汽车级产品符合AEC-Q101标准（如果在数据手册中注明）。由于未通电，ESD器件显示出非常低的自发热特性。此外，Nexperia根据JEDEC和ISO规范进行了多项可靠性测试，以确保高可靠性。

基本上，ESD故障有两种模式：器件损坏的破坏性故障和表现为软故障的非破坏性故障。非破坏性故障很难检测，但有助于在递增的更高电压下进行测试，以确定破坏性故障点。这样，有时可以及早检测到器件的老化，从而给出潜在风险的第一个指示。泄漏电流的偏差也会给出很好的指示。

对于24 V直流电源线，由于快速启动的要求，需要最小32 V的反向关态电压

SEED（高效的系统级ESD设计）仿真是仿真ESD事件的一种有效方法。它特别有助于将IC与分立ESD保护匹配起来。关于进一步介绍，我们推荐您阅读我们的白皮书，其中说明了概念和基本步骤

从一般的ESD设计方面来看，ESD设计策略是独立的。但是，附加要求可能会缩小适用保护器件的范围，并包括进一步的测试。例如，ISO10605规定了针对汽车应用的附加测试。

Nexperia的汽车级产品符合AEC-Q101标准（如果在数据手册中注明）。我们所有的产品都被视为基础构建模块，其中功能安全的关键性由系统定义。这一点很重要，因为一个器件/系统的默认故障模式可能不适用于另一个器件/系统，这也是我们无法根据ISO26262方法假定任何ASIL评级的原因。Nexperia可为将在安全关键应用中使用ESD保护器件的客户提供更多详细信息和支持。

根据应用和保护器件的不同，散射参数可以包含在数据手册中。可按需通过电子邮件发送散射参数数据。

对于sub GHz应用，ESD保护器件的电容对阻抗有重要影响。为了改善阻抗曲线，可以用较低电容的器件来提高性能。封装在这方面影响较小。

串扰取决于子系统。随着PCB设计变得越来越小，并显示出越来越高的走线密度，可能存在更高的串扰风险。但是，这更多的是在PCB表面，而不是外围。

如果只使用一个电容，ESD脉冲可能会衰减一点，但系统级保护非常低。分立ESD保护器件显著提高了系统级ESD的稳健性，并增强了系统的可靠性。

连接器上的传导放电仅受您所设计的模块外壳的轻微影响。空气放电很大程度上取决于外壳，因此，在开发过程中应予以考虑。

有关DFN封装焊接和AOI指南，请参阅Nexperia应用说明。

在这个例子中，PCB有4层或更多层，GND层正好位于顶层下方，预浸料约为100 μm。因此100 μm的通孔电感很小。但是，您可以根据PCB堆叠规划不同的GND引脚布线。

同轴电缆（单端）或差分传输对ESD保护器件的电气性能没有实际影响。这可能会影响保护器件的封装，因为您需要确定必须保护的线路数量。

我们目前正在为除USBx和HDMIx之外的其他应用进行眼图测量和仿真。

通过TLP曲线比较可以快速看出这一点。因此，ESD保护器件应在PHY的内部ESD保护之前触发。例如，如果ESD保护的击穿电压为35 V，PHY的击穿电压为60 V，则是很好的匹配。在这一组合中，ESD保护会首先钳位并吸收绝大部分ESD脉冲。

可能存在一些与DPI测试有关的问题。在测试过程中，网络吸收了过多能量时就会出现。在这种情况下，您需要选择触发电压更高的ESD保护器件。

走线应直接布线至ESD保护器件，而不需要更改层或耦合至其他PCB结构。但是，布线在很大程度上取决于子应用，因此无法包含在数据手册中。

所有的Nexperia封装均符合AEC-Q101和其他最高质量标准。

原因是在DPI测试期间，RF噪声可达到高达100 V的振幅。为避免ESD保护器件钳位，触发电压规定为大于100 V。超过24 V的直流电压与对电池短路的要求有关（与CAN/LIN类似）。

对于LIN/CAN/以太网等一些应用，3引脚封装不会对信号完整性产生显著影响。对于SerDes和Multimedia等高频应用，我们建议使用其他封装，如无引脚封装。

对于1000BASE-T1，PESD2ETH1G-T可以以更小的寄生电容（小于2 pF）使用。有关更多产品信息，请参阅网页上的选型手册。

通过眼图，您可以判断ESD保护是否对您的数字系统影响过大。除了散射参数和寄生电容之外，这是另一种看待设备级信号完整性的角度。

对于CAN，更重要的是电容。但是，对于某些CAN产品，Nexperia还是会为其提供散射参数。

有关更多产品信息，请访问我们的网页